晶体管是怎样工作的

模型展示了什么

手机或电脑里的处理器是一块硅片，上面有几十亿个开关，却没有一个会动的零件。每个开关之所以能让电流通断，是因为一个电极上的电压改变了它下面硅的性质，至少是最靠近表面的那几纳米。这件展品展示的就是最常见的一种晶体管，n 沟道 MOSFET（金属-氧化物-半导体场效应晶体管）的工作原理。

中间的方块是一个从中间剖开的晶体管，你看到的是它的剖面。蓝色的区域是源极和漏极，粉色的主体是衬底，顶上那层浅色薄层是栅氧化层，再上面的方块是栅极。接触塞和焊盘把源极和漏极接到电源和电流表上，栅极在后方有自己的接触塞。剖面上画出了电荷：红色圆环是空穴，蓝色小球是自由电子，深蓝色短线是不能移动的硼离子。左边的面板展示硅晶格，两半各掺了一个外来原子。右边的小电路板把两个晶体管组成一个反相器，这是最简单的逻辑门。前面放着一个芯片封装和 1947 年第一个晶体管的复制品。

栅极电压滑块是主要的操作。读数面板画出漏极电流随栅极电压的变化，圆点表示晶体管此刻在曲线上的位置。

几乎不导电的硅

每个硅原子有四个外层电子，和四个相邻原子共用，每个共价键两个电子。在室温下的完美晶体里，这些电子几乎全部被束缚在原位。每立方厘米 5 × 10²² 个原子中，只有大约 10¹⁰ 个电子被热运动激发出来，所以纯硅是不良导体。

掺杂改变了这一点。用一个磷原子替换一个硅原子，磷有五个外层电子，其中四个进入共价键，第五个被束缚得很松，在室温下就会跑开。像这样多出电子的硅叫 n 型硅。硼只有三个外层电子，所以它的四个键中有一个缺一个电子。相邻的电子可以跳进这个空位，空位于是挪到了旁边的键上。这个移动的空位表现得像一个正电荷，叫作空穴。多出空穴的硅叫 p 型硅。

需要的量非常少。模型的衬底每立方厘米有 10¹⁷ 个硼原子，即每 500,000 个硅原子中有 1 个。源极和漏极的掺杂重得多，每立方厘米有 10²⁰ 个磷原子，即每 500 个原子中有 1 个。

为什么一开始没有电流

栅极为 0 V 时，跟着一个电子从源极走到漏极看看。它离开满是电子的 n 型区，穿过满是空穴的 p 型硅，再进入另一块 n 型区。n 和 p 之间的每条边界都是一个 pn 结，而这两个结方向相反。无论电源怎样接，总有一个结处于反向偏置，挡住电流。所以即使漏极加了 2 V，电流表读数仍是零。

要让电流通过，两块区域之间那条 p 型硅就必须变成 n 型。栅极做的正是这件事，而且它不用接触硅。

栅极怎样隔着氧化层起作用

栅极坐在一层二氧化硅上，模型中这层厚 10 纳米。氧化层是绝缘体，所以栅极、氧化层和硅构成一个电容器。给栅极加正电压，正电荷就聚集在栅极上。氧化层另一侧的硅里，必须聚集等量的负电荷。

一开始，硅靠交出空穴来提供这些负电荷。把栅极设为 0.5 V 看一看：栅极下方的空穴被推向下方，留下硼离子。每个硼离子在空穴离开时把一个电子收进了自己的键里，所以带着固定的负电荷。这层被掏空的区域就是耗尽层。栅极电压升高，耗尽层随之加深，直到阈值为止。

阈值和反型层

栅极电压超过某个值后，推走空穴已不足以提供所需的电荷，电子开始聚集到表面。它们来自旁边满是电子的源极。一旦那层薄薄的表面层里电子多于空穴，这一层就变成了 n 型。它叫反型层，也就是沟道：一条从源极连到漏极的连续 n 型通路。

出现这种情况时的栅极电压叫阈值电压，模型中设为 0.7 V。在实际工艺里，它取决于衬底掺杂、氧化层厚度和栅极材料，厂家会再注入一次掺杂剂来调整它。超过阈值以后，耗尽层不再增长，栅极上每多加一伏，都变成沟道里更多的电子。

用数字检验平方律

MOSFET 最简单而有用的模型是平方律，展品直接用的就是它。先从氧化层算起。它的单位面积电容为

Cox = εox / tox = (3.9 × 8.854 × 10⁻¹² F/m) / (10 × 10⁻⁹ m) = 3.45 × 10⁻³ F/m²，即 0.345 µF/cm²。

超出阈值的每一伏叫过驱动电压，它在每平方厘米栅极下放入 Cox × 1 V 的电子电荷。栅极 1.2 V 时过驱动电压为 0.5 V，折算下来是每平方厘米 1.08 × 10¹² 个电子。

这些电子跑得多快，取决于它们的迁移率，沟道中取 500 cm²/V·s。迁移率乘以 Cox，得到工艺常数 k′ = 173 µA/V²。沟道宽 10 µm、长 1 µm，所以 β = k′ × W/L = 1.73 mA/V²。

漏极电压足够大时，漏极电流为

Id = ½ β (Vgs − Vt)²。

栅极 1.2 V 时，得到 ½ × 1.73 mA/V² × (0.5 V)² = 0.216 mA。栅极 2.5 V 时过驱动电压为 1.8 V，电流为 2.80 mA；3.3 V 时为 5.84 mA。过驱动电压从 0.5 V 加倍到 1.0 V，电流变成四倍，所以读数面板里的曲线向上弯。低于 0.7 V 时，模型给出的电流正好是零。

还可以数一数电子。漏极 2 V、栅极 1.2 V 时，沟道里约有 72,000 个电子，用它们的电荷除以电流，就得到一个电子穿过沟道所需的时间：约 53 皮秒。栅极 2.0 V 时缩短到 20 皮秒。

沟道为什么在漏极端夹断

沟道里的电子感受到的是栅极相对于下方硅的电压，而这部分硅在源极附近是 0 V，在漏极附近却是漏极电压。所以过驱动电压沿沟道逐渐变小，电子层也随之变薄。模型里的沟道就按这个分布来画，源极一端厚，向漏极逐渐变薄。

漏极电压很小时，沟道像一个电阻，电流随漏极电压成比例上升。这是线性区。栅极 3.3 V、漏极 0.1 V 时电流为 0.44 mA，相当于约 227 Ω 的电阻。晶体管当作闭合的开关使用时，就处在这个状态。

把漏极电压升到等于过驱动电压，电子层在漏极端就薄到消失。这叫夹断。电子仍然能通过，被漏极拉着穿过那段短而电场很强的间隙，但再提高漏极电压，电流几乎不再增加。晶体管进入了饱和区。在第 5 步中，栅极为 2.5 V，漏极 1 V 时电流为 2.24 mA，漏极 2 V 和 3.3 V 时都是 2.80 mA。

两个晶体管组成反相器

逻辑门需要一个把输出往下拉的晶体管，和一个把输出往上拉的晶体管。CMOS（互补 MOS）用 n 沟道晶体管完成前一项工作，用 p 沟道晶体管完成后一项。p 沟道器件是镜像：在 n 型阱里做 p 型的源极和漏极，栅极电压比源极低得多时导通。

电路板上两个栅极都接到输入端。输入 3.3 V 时，nMOS 导通、pMOS 关断，输出被拉到 0 V，LED 熄灭。输入 0 V 时正好相反，输出停在 3.3 V。无论在哪一端，总有一个晶体管关断，电源到地之间没有通路，所以电路保持状态时几乎不耗电。只有在翻转的过程中才有电流。

模型里的 pMOS 做宽了 2.5 倍，以弥补空穴比电子跑得慢。这样翻转点落在 1.65 V，也就是电源电压的一半，此时有 0.84 mA 的电流短暂地流过两个晶体管。把这样的门组合起来，就能搭出逻辑门怎样做加法里的电路。

晶体管怎样放大

能做好开关的那条曲线，也能用来放大。把栅极保持在饱和区的 1.2 V，让它上下各摆动 50 mV。曲线在这一点的斜率，即跨导 gm = β (Vgs − Vt)，为每伏 0.86 mA，所以电流上下各变化约 43 µA。

用 5 V 电源经过一个 10 kΩ 电阻给漏极供电，这个电流变化就变成电阻两端的电压变化。漏极停在 2.84 V，在 2.39 V 和 3.25 V 之间摆动，输入变化 0.1 V，输出变化 0.86 V。电压增益为 gm × R = 8.6。输出的变化方向和输入相反，所以这种电路叫反相放大器。打开「栅极小信号」，就能在曲线上看到标出的输入和输出摆幅。

一块芯片上的 160 亿个

Apple 称它 2020 年的 M1 芯片有 160 亿个晶体管。如果每秒数一个、一刻不停，要数 507 年才能数完。Apple 2023 年的 M3 Max 有 920 亿个，NVIDIA 称它基于 Blackwell 架构的 GPU 有 2,080 亿个。作为比较，1971 年的 Intel 4004 微处理器只有 2,300 个，M1 大约是它的 700 万倍。

能放得下，是因为现代晶体管极小：栅长只有几十纳米，而不是模型里的 1 µm；栅极也不是只盖在顶上，而是从几个方向包住沟道。原理和方块里展示的一样：用栅极电压造出或撤掉一条导电沟道。

模型省略了什么

• 短沟道。 平方律适用于像模型这样 1 µm 的长沟道。在短沟道里，电子会达到速度上限，电流更接近于和过驱动电压本身成正比，而不是和它的平方成正比。
• 阈值以下的电流。 实际晶体管在阈值以下也会漏出一点电流，室温下栅极电压每降低 60 mV 或更多，电流降为十分之一。模型把它设为零。
• 沟道长度调制。 在饱和区，电流仍会随漏极电压缓慢上升。主模型省略了这一点。反相器加了每伏 0.05 的小斜率，让每个输入都只对应一个输出值。
• 比例。 电荷画得比实际大得多，数量也少得多；氧化层相对于沟道也画得更厚。
• 形状。 栅极和两块区域笔直地延伸到方块后方。现代芯片用的是鳍式和全环绕栅极结构。

从一块锗片到 MOSFET

用电场控制电流的想法出现得最早。尤利乌斯·利林菲尔德在 1926 年为一种场效应器件申请了专利，但整个 1930 年代，制作这种器件的尝试都没有成功。在贝尔实验室，威廉·肖克利在 1945 年构想了一种场效应放大器，可它没有按预想工作。约翰·巴丁提出，是半导体表面的电子挡住了电场，于是他和沃尔特·布拉顿着手研究这些表面态。

1947 年 12 月 16 日，他们让第一个半导体放大器工作了起来。一个塑料楔子固定着两个靠得很近的金触点，压在一小块高纯度锗片上。一个触点上的电压控制流过另一个触点的电流，能把信号放大到 100 倍。12 月 23 日他们向贝尔实验室的管理层作了演示，工程师约翰·皮尔斯给它起名叫晶体管，1948 年 6 月 30 日贝尔实验室在新闻发布会上宣布了这项发明。肖克利、巴丁和布拉顿共同获得了 1956 年诺贝尔物理学奖。

表面的问题靠氧化层解决了。1959 年，贝尔实验室的 M. M.（约翰）阿塔拉和姜大元在热生长的二氧化硅上做出了第一个能工作的绝缘栅场效应晶体管。1963 年，仙童公司的萨支唐和弗兰克·万拉斯证明，把 p 沟道和 n 沟道晶体管配对使用，待机时功耗接近于零，万拉斯为这个如今叫 CMOS 的想法申请了专利。

改变一个比特需要多少能量

在理想模型中，绝缘栅极不需要持续的传导电流，但仍需要电荷。栅极与沟道构成电容，连线和下一级电路的栅极还会增加电容。驱动电路必须移动电荷才能改变电压。MIT 的计算机系统结构课程用 Q = CV 描述这个关系。保持比特不变与反复改变比特是两件不同的事：即使前者几乎不耗电，后者也可能消耗相当多的功率。

举一个计算例子，假设总开关电容为 1 fF，电压摆幅为 1 V。这些是假定值，不是展品测量值，也不是某款处理器的规格。需要的电荷为 1 fC。充电完成后储存的能量为 ½CV² = 0.5 fJ。通过电阻从恒压电源进行普通充电时，电源提供 CV² = 1 fJ：一半储存起来，一半在充电过程中变成热。放电时，储存的一半也会耗散。因此，在这个简化电路中，一个完整充放电周期耗散的是 1 fJ，而不是 0.5 fJ。能量回收电路可以采用不同方式，这里没有展示。

假设该节点每秒完成 10亿个这样的周期，平均开关功率便是 1 µW。如果 100万个相同节点同时如此工作，总开关功率就是 1 W。这不表示含有 10亿个晶体管的芯片上，每个晶体管在每个时钟周期都会翻转。许多节点保持原值，不同模块也在不同时间工作。时钟频率统计定时周期，并不是每个晶体管的翻转次数。P = αCV²f 中的活动因子表示每个定时周期中，节点实际从低电平充到高电平的频率。

现在保持电容和活动情况不变，将假设电压从 1 V 降到 0.8 V。开关能量变为原来的 0.64，减少了 36%。平方关系很重要。不过，较低电压也会降低晶体管的驱动电流，使逻辑路径变慢，甚至不可靠。节电效果受到信号稳定所需时间的约束。因此，处理器的电压与频率设置彼此相关，不能当作互不影响的旋钮。

漏电与关断状态的限制

展品曲线上平坦的零电流部分是一种建模选择。真实 MOSFET 即使栅压低于标称阈值，也存在亚阈值电流。载流子能够通过热运动越过势垒。势垒随栅压连续变化，所以真实器件并不会恰好在 0.7 V 从完美绝缘突然跳到导通。阈值是有用的工程参考，不是机械锁扣的闭合点。

其他漏电路径包括反向偏置的结，以及穿过极薄栅绝缘层的电流。各路径的重要程度取决于器件技术、尺寸、温度和工作电压。现代栅极叠层会选择材料和厚度，在保持静电控制的同时限制漏电。栅极更充分地包围沟道，有助于抑制不希望出现的源漏导通，但不能消除所有电荷泄漏路径。

第二个假设计算说明，小电流为什么对大芯片很重要。在 1 V 下，1 nA 漏电流对应 1 nW。如果 10亿个器件在相同条件下各自漏这么多电，即使没有进行有效开关，总功率也是 1 W。真实芯片并非每个器件的漏电都相同：晶体管类型、逻辑状态和温度都有差异。这个计算展示数量级，而不是预测 M1 的功耗。它说明为什么切断闲置模块电源的电源门控，比仅停止时钟可能更节能。时钟门控减少开关活动，本身却不能消除漏电。

晶体管数量与工艺名称的含义

计算机历史博物馆把摩尔的观察追溯到 1965年的一篇文章。他最初外推的是集成电路的元件数每年翻倍；到 1975年，他把长期增长速度修订为大约每两年翻倍。这是观察结果，也是行业目标，不是要求每款处理器在固定纪念日翻倍的物理定律。它讨论的还是经济地实现集成，而非承诺每个程序都快一倍。

将历史上 Intel 4004 的 2,300个晶体管与 Apple 公布的 M1 的 160亿个相比，后者除以前者约为 700万。这个比值表示元件数量，而不是性能测试结果。M1 除处理器核心外，还包含缓存、图形等功能模块；两款芯片的架构、字长和工作负载也非常不同。现代芯片中相当一部分晶体管可能用于储存比特，而不是进行算术运算。只比较宣传中的总数，会掩盖这些差别。

不能把纳米工艺节点名称理解为芯片上每个栅极的实测长度。IEEE IRDS 等路线图会区分栅长以及重复结构之间的间距等物理量。间距衡量特征重复排列的距离，不等于导电沟道的长度。不同制造商的节点名称并非一把通用尺子。要有意义地比较，必须说明具体物理量、测量方法和比较的电路，而不能把营销名称等同于某一个物理尺寸。

形状也在变化。平面 MOSFET 的栅极位于平坦沟道上方。FinFET 有一条从表面竖起的窄鳍，栅极控制它的多个侧面。全环绕栅器件的栅极包围狭窄沟道，沟道常以堆叠薄片或细线的形式排列。栅极包围沟道后，相对于漏极电场的控制能力更强；器件越短，漏极电场造成的问题越明显。这些是电场控制几何形状的差异，不是微型机械触点的开闭。展品保留平面剖面，是为了清楚展示反型层和固定掺杂离子，并不是某种当前制造节点的几何图纸。

使用现有控件做实验

把“漏极电压”保持在 2 V，调节“栅极电压”。先将栅压设在 0.7 V 以下，再升到阈值以上。模型会从没有导电沟道变成出现反型层。在阈值附近，选择过驱动电压相差 2倍、同时都保持在饱和区的两个设置。理想平方律预言电流之比为 4。比较读数，不要数动画中的电子：它们的数量和速度是为了展示电荷运动而选择的，并未复现实际器件中的每个载流子。

接着保持栅压高于阈值，把“漏极电压”降为零。沟道仍可存在，但因为没有漏源电压驱动，净漏极电流会消失。逐渐升高漏压，比较低电压电阻区与饱和区。饱和不表示沟道空了，也不表示电流停止，而表示在理想长沟道模型中，继续提高漏压不再使电流显著增加。不要把 MOSFET 的“饱和”与双极型晶体管开关中的同名术语混淆。

最后，在整个范围内改变“反相器输入”并观察输出，再启用“栅极小信号”查看放大器示意。反相器把一段输入范围映射到相反的逻辑电平；放大器则利用选定工作点附近的小变化。移动标记和小信号动画都不是处理器最高时钟频率的测量。展品没有 GHz 定时实验、栅极电容表或温度控件。前面的能量和漏电计算是扩展可见模型的纸上实验，不是需要在屏幕上寻找的隐藏控件。